Ingeniero de Verificación de Diseño Staff – Protocolos de Interfaz de Alta Velocidad

Grado o Máster en Ingeniería Eléctrica o Informática (o campo relacionado).

Más de 7 años de experiencia en verificación de diseño ASIC/SoC, con un enfoque reciente en protocolos de alta velocidad (PCIe, UCIe, SerDes).

Profunda experiencia en protocolos de bus on-chip (AXI, CXS, AHB, CHI, etc.).

Experiencia demostrada en el desarrollo de testbenches basados en UVM y en la gestión de flujos de sign-off basados en cobertura.

Sólido conocimiento de los fundamentos del diseño digital y microarquitecturas de SoC.

Competencia en Verilog/SystemVerilog y herramientas de simulación (VCS, Xcelium, Questa).

Habilidades excepcionales de depuración y resolución de problemas, con capacidad para trabajar de forma independiente en retos complejos.

Experiencia en el uso de herramientas asistidas por IA para la verificación de diseño y el análisis de regresión.

Familiaridad con sistemas de control de versiones (Git, Perforce) y frameworks de programación de tareas (LSF, Grid Engine).

Sólidas habilidades de scripting en Perl, Python o TCL para la automatización y flujos de trabajo de depuración.

Excelentes habilidades de comunicación y documentación.