Ingeniero de Entrega de Potencia Sénior

• Paquete competitivo.

Serás el responsable del suministro de energía desde la entrada del rack hasta el die bump: definirás la arquitectura, diseñarás los reguladores que alimentan el acelerador y serás el responsable del comportamiento de control y protección que mantiene el componente dentro de sus límites bajo cargas de trabajo reales. Puesto Senior de IC con responsabilidad arquitectónica: tú defines la arquitectura de potencia, no implementas la de otra persona.

• Arquitectura de potencia para un acelerador de IA de alta corriente: voltaje de bus, etapas de conversión, partición de raíles

• Diseño de VR multifase para raíles de núcleo de alta corriente con voltajes inferiores a 1 V

• Distribución a escala de rack: presupuestos de corriente de busbar, conectores y cables a través de shelf, sled y rack

• Escalado dinámico de voltaje, respuesta a droop y throttling de bucle cerrado

• Secuenciación de potencia, protección, telemetría e interfaces de firmware

• Arquitectura: Definir la arquitectura de extremo a extremo: 12 V frente a 48 V, bus intermedio frente a conversión directa, entrega lateral frente a vertical, respaldado por estudios comparativos de pérdida, eficiencia y térmica. Ser responsable del presupuesto de potencia desde la entrada del rack hasta el die, y evaluar arquitecturas emergentes frente al cronograma y la realidad del suministro.

• Diseño de circuitos: Diseñar bucks multifase para raíles de núcleo de alta corriente (número de fases, magnetismo, etapa de potencia, controlador), además de raíles auxiliares, fuentes analógicas limpias y protección hot-swap/eFuse. Especificar controladores de VR, DrMOS y módulos; ser responsable de la captura de esquemáticos y las restricciones de diseño de potencia (power layout).

• Control y protección: Definir la interfaz de control de la VR (PMBus, AVSBus o PWM-VID), la arquitectura de throttling en las escalas temporales de hardware, firmware y BMC, los requisitos de transitorios y slew, y la respuesta a fallos térmicos y OCP/OVP/UVP.

• Validación y transversalidad: Ser responsable de la validación de eficiencia, transitorios, droop, rizado y térmica en silicio real. Colaborar con el equipo de integridad de potencia en impedancia de PDN y desacoplo, con el equipo mecánico y térmico en la colocación y refrigeración, y con los proveedores de VR y componentes pasivos en requisitos y revisiones.

• 4 días a la semana en la oficina de Barcelona (centro de la ciudad), 1 día de teletrabajo.

• 1 semana de trabajo desde cualquier lugar del mundo.